{ "title": "単結晶シリコンウエハー - 絶縁体 (SOI)", "kind": "reference", "company": "GRISH / Beijing Grish Hitech", "category": "Lapping, honing & superfinishing", "parameters": { "Brand / publisher": "GRISH", "Content type": "articles", "Language": "日本語" }, "language": "ja", "source_url": "https://grish.com/ja/monocrystalline-silicon-wafer-insulator-soi/", "content_html": "

統合レベルを改善し、消費電力を削減するために、デバイスのサイズを、サブマイクロ範囲まで縮小する必要があります。この目的のために、従来の構造は不十分だったため、デバイスが絶縁基板上に構築されるSOI（シリコン・オン・絶縁体または半導体・オン・絶縁体）構造が開発されました。このSOI構造は、当初サブマイクロCMOSデバイス用に意図されており、以前使用されていたSOS構造に取って代わり、すぐに高速集積回路の標準となりました。3次元集積回路への応用は急速に発展しているものの、すべてのSOI構造がこの目的に適しているわけではありません。

\n\n\n\n
\"\"
\n\n\n\n
直径4″5″6″ 8″ 
デバイス層ドーパントホウ素、リン、ヒ素、アンチモン、未ドープ
方向 <100>、<111>
タイプSIMOX、BESOI、Simbond、Smart-cut
抵抗率 0.001-20000オーム・センチメートル
厚さ（um)0.2-150
均一性<5%
BOX層厚さ（um)0.4-3
均一性<2.5%
基板方向 <100>、<111>
タイプ/ドーパントP型/ホウ素、N型/リン、N型/ヒ素、N型/アンチモン
厚さ（um)300-725
抵抗率0.001-20000オーム・センチメートル
表面仕上げP/P、P/E
粒子<10@.0.3um
\n\n\n\n

SOI構造は多くの利点を提供し、次のように要約できます。

\n\n\n\n

 (1) 絶縁体による絶縁と寄生容量の低減により、高速かつ集積回路に最適です。

\n\n\n\n

(2) 絶縁体による絶縁はノイズを低減し、ラインやデバイスの放射線抵抗を改善します。 (3) CMOS回路の「ラッチアップ」問題を抑制します。

\n\n\n\n

SOSと比較して、SOI材料はより良い完全性を持ち、より広範なアプリケーションを持っています。CMOS回路では、SOI構造によりマスキングの必要性が減り、回路レイアウトが簡素化され、集積が改善されます。さらに、SiとAl2O3の熱膨張係数がSOSで不整合となり、シリコン層に圧縮応力が生じます。SOIは、SOSより低い消費電力と基板コストを提供しますが、3次元デバイス構造機能には対応していません。

\n\n\n\n
\"\"
\n\n\n\n

現在の状況から判断すると、一部のSOI技術は初めて実用化に向かっています。プロセスや材料の品質問題がさらに克服される限り、実用化に問題はありません。いくつかのSOI技術は、3次元ICの製造に使用できます。SOI構造材料を準備する方法は多くあり、以下に主要な方法をいくつか簡単に紹介します：

\n\n\n\n

溶融側方成長

\n\n\n\n

この方法の基本プロセスは、シリコン基板上にSO膜を形成し、その上に多結晶または非晶質のシリコンを堆積することです。堆積された多結晶または非晶質のシリコンは、局所的に溶融され、溶融域が前進します。溶融域の前の多結晶または非晶質のシリコンは溶融し、その背後で再結晶化が起こります。溶融域の形成に使用される熱源によって、この方法は4つのタイプに分かれます：レーザービーム溶融と再結晶化；電子ビーム溶融と再結晶化；横方向シードクリスタル再結晶化によるグラファイトリボン加熱；および光溶融と再結晶化。加熱技術が異なるため、設備や特定のプロセスも大きく異なり、その結果もそれぞれ異なる利点と欠点があります。この方法は初期には積極的に研究されました。

\n\n\n\n

CVD側方成長

\n\n\n\n

CVD側方成長法、またはELO（エピタキシャル側方成長）法は、SiO2上での側方エピタキシャル成長です。この技術は、選択的延長から派生し、比較的成熟したシリコンエピタキシャル成長技術と低処理温度（1050～1150℃）で注目を集めました。この温度はシリコンの融点よりも著しく低いため、基板不純物の深刻な再分配を引き起こしません。3次元ICの製造に向けての応用があります。

\n\n\n\n

この方法のプロセスは次のとおりです：フォトリソグラフィ技術を利用してSiO2膜上の基板にウィンドウを開き、そのウィンドウでシリコンをエピタキシャルに成長させ、SiO2表面での核生成を抑制します。ウィンドウがシリコンで満たされると、大きな横方向および縦方向の成長率比で側方拡散エピタキシーが行われます。SiO2上での核生成を抑制する方法は、成長/エッチングプロセスにあります。一定の期間後に成長が中断され、HCl気相エッチングが行われ、SiO2上に堆積されたシリコンが除去されます。その後、ウィンドウが満たされるまで成長/エッチングの別のラウンドを繰り返します。最終的に、シリコン膜が一体化し、所望の厚さになるまで成長します。得られたSOI構造の電気的およびデバイス特性は、同じ条件下で従来のエピタキシャル成長によって成長した膜と比較可能であることがわかりました。しかしながら、SiO2膜上の多結晶核を完全に除去することは未だに不可能であり、それにより低品質のELO膜が生じます。加えて、側方成長の幅には限界があります。

\n\n\n\n

酸素イオン注入によるSOI構造の形成

\n\n\n\n

SIMOX（酸素注入による分離）法は、物質の比率に従ってSiO2の埋め込まれた層を形成するための酸素イオンを注入することを含みます。このイオンの注入量は、約1.2〜1.8 x 10/cm2でなければなりません。埋め込まれた層の浸透深度は、注入エネルギーによって決まりますが、0.5μmの層では約500keV、1μmの層ではかなり大きな1MeVです。

\n\n\n\n

酸素イオン注入プロセスは通常、修正されたSi-SiO2界面を作成するために、1.8 x 1018/cm2より少し高い適切な過剰投与が必要です。そうでないと、上部界面にツイン層が形成されます。注入後は、OとSiとの反応を可能にするために、高温アニール処理が必要です。このプロセスではSiO2が形成され、結晶格子損傷が除去されます。このプロセスは2時間かかり、最適な温度は1150〜1250℃です。アニールの前にシリコンウエハーの表面にSiO2層を堆積することが推奨されており、アニール効果を最大化し、表面欠陥の可能性を減少させます。

\n\n\n\n

SIMOX法は、優れた単結晶層を得る便利で効率的な方法であり、一般的なシリコンデバイスプロセスとも互換性があります。この方法は現在のSOI技術の中で最も顕著であり、実装も容易です。主な欠点は、3次元デバイスを製造するために使用できないことです。

\n\n\n\n

シリコン表面接着法

\n\n\n\n

SOI構造を作成する方法の一つは、SiO2層表面で2つのシリコンウエハーを接着することです。その後、エッチングや他の方法で背面を薄くします。このプロセスは、一つのシリコン片を酸化してSiO2膜を形成し、他の片をそれに接着し、最終的に酸素雰囲気中で2つを加熱して、シリコン-酸素結合が界面で重合するように進めます。この方法は比較的簡単ですが、薄化プロセスは過酷です。さらに、膜は界面が完全にフィットするために、高い平坦度を持っている必要があります。この方法は発展を遂げています。

\n\n\n\n

SOI技術の研究開発は、これまで広範で実り多いものであり、世界中の主要経済国からかなりの投資が行われています。何らかの大きなブレークスルーが発生すれば、これらの知見の適用は広範囲に及ぶでしょう。

\n\n \n
\n \n
\n \n\n ", "summary": "統合レベルを改善し、消費電力を削減するために、デバイスのサイズを、サブマイクロ範囲まで縮小する必要があります。この目的のために、従来の構造は不十分だったため、デバイスが絶縁基板上に構築されるSOI（シリコン・オン・絶縁体または半導体・オン・絶縁体）構造が開発されました。このSOI構造は、当初サブマイクロCMOSデバイス用に意図されており、以前使用されていたSOS構造に取って代わり、すぐに高速集積回路の標準となりました。3次元集積回路への応用は急速に発展しているものの、すべてのSOI構造がこの目的に適しているわけではありません。 直径4″5″6″ 8″ デバイス層ドーパントホウ素、リン、ヒ素、アンチモン、未ドープ方向 <100>、<111>タイプSIMOX、BESOI、Simbond、Smar", "sections": [], "updated_at": "2026-10-16" }